# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-039868

(43) Date of publication of application: 12.02.1999

(51)Int.CI.

G11C 11/407 G06F 1/04

G11C 7/00 G11C 11/413

(21)Application number: 09-194637

(71)Applicant: MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing:

18.07.1997

(72)Inventor: AKAMATSU HIRONORI


**IWATA TORU** 

# (54) SEMICONDUCTOR INTEGRATED CIRCUIT SYSTEM, SEMICONDUCTOR INTEGRATED CIRCUIT AND METHOD OF DRIVING SEMICONDUCTOR INTEGRATED CIRCUIT SYSTEM

#### (57)Abstract:

PROBLEM TO BE SOLVED: To enable stable high speed operations even when the circuit characteristics such as dependence on temperature and voltage of each IC chip are different by providing a sensing means for generating the information indicating change of temperature and power supply voltage and a clock phase adjusting means for adjusting phase of clock to transfer the data output from a slave chip based on the generated information.

SOLUTION: A master chip 1 senses changes of power supply voltage and temperature with a sensing circuit 11, generates variation information indicating the sensing result and then outputs such variation information via a command generating circuit 12 and a command output circuit 13. Slave chips 2a, 2b extract variation information with an extracting circuit 21 via the command input circuit 23 to generate the data clock CLK2 by adjusting phase of the command clock CLK1 based on the variation information with a clock phase adjusting circuit 22. Thereby, even when operation environment is changed, stable high speed operations of the slave chips 2a, 2b can be realized.



### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

### (19)日本国特許庁(JP)

# (12)、公開特許公報(A)

# (11)特許出顧公開番号

# 特開平11-39868~

(43)公開日 平成11年(1999)2月12日


識別記号	FΙ		
1/407	G11C 11/34 362	1/34 3 6 2 S	
1/04	G 0 6 F 1/04 Z		
7/00 3 1 3	G11C 7/00 313	3	
l/ <b>413</b>	11/34	11/34 J	
	3 5 4	1 C	
	審査請求 未請求 請求項の数1	7 OL (全 19 頁)	
<b>特顧平9-194637</b>	(71) 出願人 000005821		
	松下電器産業株式会社		
平成9年(1997)7月18日	大阪府門真市大字門真	【1006番地	
	(72)発明者 赤松 寛範		
	大阪府門真市大字門追	<b>【1006番地 松下電器</b>	
	産業株式会社内		
	(72)発明者 岩田 徹		
	大阪府門真市大字門這	1006番地 松下電器	
	産業株式会社内		
	(74)代理人 弁理士 山本 秀策		
	1/407 1/04 1/00 3 1 3 1/413 特顧平9-194637	(4407   G 1 1 C 11/34   3 6 2   (700   3 1 3   G 1 1 C 7/00   3 1 3   (710   3 1 3   G 1 1 C 7/00   3 1 3   (71)   (700   3 1 3   (71)   (700   3 1 3   (71)   (700   3 1 3   (71)   (700   (70)	

# (54) 【発明の名称】 半導体集積回路システム、半導体集積回路、及び半導体集積回路システムの駆動方法

# (57)【要約】

【課題】 同一の半導体集積回路システム内に回路特性の異なる I Cチップが混在した場合でも、安定した高速動作が可能な半導体集積回路システム、半導体集積回路、及び半導体集積回路システムの駆動方法を提供する。

【解決手段】 1つのマスターチップ及び複数のスレープチップを含み、所定のクロックの制御によってデータの伝送を行う半導体集積回路システムであって、少なくとも温度及び電源電圧のいずれかを含む該半導体集積回路システムの状態の変化を検知してその検知結果を示す情報を生成する検知手段と、該情報を受け取り、該情報に基づいて該スレープチップから出力されるデータを伝送するためのクロックの位相を調整するクロック位相調整手段と、を含む。



#### 【特許讃求の範囲】

【請求項1】 1つのマスターチップ及び複数のスレープチップを含み、所定のクロックの制御によってデータの伝送を行う半導体集積回路システムであって、該システムは、

少なくとも温度及び電源電圧のいずれかを含む該半導体 集積回路システムの状態の変化を検知し、その検知結果 を示す情報を生成する検知手段と、

該情報を受け取り、該情報に基づいて該スレープチップから出力されるデータを伝送するためのクロックの位相 10 を調整するクロック位相調整手段と、を含む、半導体集積回路システム。

【請求項2】 前記検知手段は前記マスターチップによって制御され、前記クロック位相調整手段は前記スレーブチップに含まれる、請求項1に記載の半導体集積回路システム。

【請求項3】 前記マスターチップ及び前記複数のスレーブチップは、コマンドを伝送するコマンドバスと、該コマンドの伝送を制御するコマンドクロックを運ぶ第1のクロック線と、データを伝送するデータバスと、該デ 20一タの伝送を制御するデータクロックを運ぶ第2のクロック線と、に接続されており、

前記検知手段は該マスターチップに備えられており、 該マスターチップは、更に、

該検知手段が生成する前記情報をその一部として含むコマンドを生成するコマンド生成手段と、

該コマンドを該コマンドクロックに基づいて該コマンド バスに出力するコマンド出力手段と、を含み、

該スレーブチップは、

該第1のクロック線から該コマンドクロックを受け取る クロック入力手段と、

該コマンドクロックに従って、該コマンドバスから該コマンドを受け取る入力手段と、

受け取った該コマンドに含まれる該情報を抽出する手段 と、

該データクロックに従って、該データバスに該スレーブ チップ内部のデータを出力するデータ出力手段と、

該データクロックを該第2のクロック線に出力するクロック出力手段と、を備えており、

前記クロック位相調整手段は、該コマンドクロックを受 40 け取り、該抽出手段によって抽出された該情報の示す半 導体集積回路システムの状態の変化に基づいて該コマンドクロックの位相を調整することにより、データクロックを生成する、

請求項2に記載の半導体集積回路システム。

【請求項4】 前記コマンドはパケット方式で伝送され、

前記コマンド生成手段は、前記情報信号及びチップIDを 含むコマンドパケットを生成する、

請求項3に記載の半導体集積回路システム。

【請求項5】 前記クロック位相調整手段は、前記半導体集積回路システムの状態の変化に基づいて選択的に用いられれる複数の遅延ユニットを有している、請求項2に記載の半導体集積回路システム。

2

【請求項6】 前記複数のスレーブチップの各々は、前記検知手段及び前記クロック位相調整手段を備えている、請求項1に記載の半導体集積回路システム。

【請求項7】 前記マスターチップ及び前記複数のスレープチップには、コマンドを伝送するコマンドパス、該コマンドの伝送を制御するコマンドクロックを運ぶ第1のクロック線、データを伝送するデータバス、及び該データの伝送を制御するデータクロックを運ぶ第2のクロック線が接続されており、

該複数のスレープチップの各々は、更に、

該第1のクロック線から該コマンドクロックを受け取る クロック入力手段と、

該コマンドクロックに従って、該コマンドバスから該コマンドを受け取る入力手段と、

受け取った該コマンドに基づいて得られた該スレーブチ ップ内部のデータを、該データクロックに従って該デー タバスに出力するデータ出力手段と、

該データクロックを該第2のクロック線に出力するクロック出力手段と、を備えており、

前記クロック位相調整手段は、前記検知手段から与えられる前記情報の示す半導体集積回路システムの状態の変化に基づいて該コマンドクロックの位相を調整することにより、該データクロックを生成する、

請求項6に記載の半導体集積回路システム。

【請求項8】 第2のクロック位相調整手段を更に含んでおり、

前記第1のクロック位相調整手段及び該第2のクロック 位相調整手段は、1つの動作サイクルにおいてその一方 が位相の調整を行っている間、他方は次の動作サイクル のための位相調整の準備を行う、

請求項1~7のいずれかに記載の半導体集積回路システム。

【請求項9】 所定のクロックに同期して動作する半導体集積回路であって、該半導体集積回路は、

コマンドクロックを受け取るクロック入力手段と、

の 該コマンドクロックに従って、少なくとも温度及び電源 電圧のいずれかを含む状態の変化を示す情報を含むコマンドを受け取るコマンド入力手段と、

受け取った該コマンドから該情報を抽出する手段と、

該抽出手段によって抽出された該情報が示す該状態の変化に基づいて、受け取った該コマンドクロックの位相を調整することにより、データクロックを生成する、クロック位相調整手段と、

該データクロックに従って、該スレーブチップ内部のデータを出力するデータ出力手段と、

50 該データクロックを出力するクロック出力手段と、を含

む、半導体集積回路。

【請求項10】 第2のクロック位相調整手段を更に含んでおり、

前記第1のクロック位相調整手段及び該第2のクロック 位相調整手段は、1つの動作サイクルにおいてその一方 が位相調整を行っている間、他方は次の動作サイクルの ための位相調整の準備を行う、

請求項9に記載の半導体記憶送致。

【請求項11】 所定のクロックに同期して動作する半 導体集積回路であって、該半導体集積回路は、

基準クロックを入力するクロック入力手段と、

電源レベルに対応した内部クロックを生成する同期手段であって、該基準クロックを受け取り、該電源レベルを変化させることによって該内部クロックを該基準クロックに同期させて出力し、該内部クロックを該基準クロックに同期させることによって決定される電源レベルを基準電圧信号として出力する同期手段と、

該基準電圧信号に基づいて電源電圧を発生する電源発生 手段と、

該内部クロックを受け取り、該内部クロックの位相を該 20 電源電圧に基づいて調整することにより、出力制御クロ ックを出力するクロック位相調整手段と、

該出力制御クロックに従って該半導体集積回路内部のデータを出力するデータ出力手段と、を含む半導体集積回路。

【請求項12】 前記基準クロックは前記半導体集積回路の動作時と待機時とでその周波数が異なる、請求項11に記載の半導体集積回路。

【請求項13】 前記基準クロックの周波数は、動作時よりも待機時が小さい、請求項12に記載の半導体集積 30回路。

【請求項14】 前記電源発生手段は、前記半導体集積回路の動作時に使用される第1の電源発生部と、該半導体集積回路の待機時に使用される第2の電源発生部とを含む、請求項11に記載の半導体集積回路。

【請求項15】 所定のクロックに同期して動作する半 導体集積回路であって、該半導体集積回路は、

基準クロックを入力する第1のクロック入力手段と、

調整用クロックを入力する第2のクロック入力手段と、 電源レベルに対応した内部クロックを生成する同期手段 であって、該調整用クロックを受け取り、該電源レベル を変化させることによって該内部クロックを該調整用ク ロックに同期させ、それにより決定される電源レベルを 基準電圧信号として出力する同期手段と、

該基準電圧信号に基づいて電源電圧を発生する電源発生 手段と、

該基準クロックを受け取り、該基準クロックの位相を該電源電圧に基づいて調整することにより、出力制御クロックを出力するクロック位相調整手段と、

該出力制御クロックに従って該半導体集積回路内部のデ 50

4 ータを出力するデータ出力手段と、を含む半導体集積回 路。

【請求項16】 前記第2のクロック入力手段は、前記第1のクロック入力手段からの前記基準クロックを分周することにより前記調整用クロックを生成する、請求項15に記載の半導体集積回路。

【請求項17】 1つのマスターチップ及び複数のスレープチップを含み、所定のクロックの制御によってデータの伝送を行う半導体集積回路システムの駆動方法であって、該駆動方法は、

電源投入後、読み出し/書き込み動作を開始する前に、 各スレーブチップにおけるデータの伝送用のクロックの 初期設定を行うステップと、

温度及び電源電圧の変化を検知し、その検知結果を示す 情報信号を生成する検知ステップと、

該情報信号に基づいて、各スレーブチップにおいて、該 初期設定された該データ伝送用のクロックの位相を調整 するステップと、を含む、半導体集積回路システムの駆 動方法。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体集積回路システム、半導体集積回路、及び半導体集積回路システムの駆動方法に関する。特に、クロックに同期して高速にデータ伝送を行う半導体集積回路システム及びその駆動方法と、半導体集積回路システムに使用される半導体集積回路に関する。

[0002]

【従来の技術】近年、マルチメディアに対応する新しい 30 製品分野が開拓されつつある。マルチメディアの大きな 特徴の1つは、文字、静止画像や音声だけでなく、動画 像を扱うことが挙げられる。動画像の処理には非常に多 くのデータを必要とするため、高いデータ転送レートが 要求される。このような高データ転送レートを実現する 方法の1つとして、データバスのバス幅を広げることに よって大量のデータを転送することがある。しかし、データバスのバス幅を広げると、そのシステムの規模が大きくなるという問題が生じる。そこで、データバスのバス幅を広げずに、データの伝送速度 (クロック)を増大 40 することにより、非常に高速で大量のデータの伝送を行う半導体集積回路システムが提案されている。

【0003】例えば、クロックのデュアルエッジでの入出力を行うSyncLink DRAMを用いるシステムが提案されており、Draft Standard for A High-Speed Memory Interface (SyncLink)-Draft 0.99 IEEE P1596.7-199Xや、"RAMBUS社製、PURODUCT CATALOG"に記載されている。このような半導体集積回路システムにおいて高速データ伝送を実現するためにシステムのクロックの速度が増大すると、マスターチップと各スレーブチップとの距離(バス長)の違いにより、クロックスキューや各チッ

プ間のスキューなどの問題が生じる。そこで、上記のSyncLinkのシステムにおいては、例えば、Draft 0.99 IEE E P1596.7-199XのP.43 Fig.36に記載されているように、スレーブ側のチップの内部に、マスターチップとの位置関係(バス長)に応じて、データを出力するタイミングを制御するデータ出力クロックを遅延させる(位相を調整する)回路が搭載されている。

【0004】各スレーブチップとマスターチップとの距離は、システムのイニシャライズ(初期設定)時に検出され、各スレーブチップのクロックの位相を調整する回路には、この距離に応じた所定の遅延量が設定される。このようにして各スレーブチップのデータ出カクロックの位相を調整することにより、マスターチップが各スレーブチップからのデータを同時に受け取ることができるため、高速なデータ伝送を安定に行うことができる。

[0005]

生じ得る。

【発明が解決しようとする課題】しかしながら、上述のような従来の半導体集積回路システムにおいて用いられるICチップ(半導体集積回路)は、全てのICチップがある1つのメーカーのICチップであるとは限らない。製造メーカーが異なれば、各ICチップに設けられたデータ出力クロックの位相を調整する回路の特性、例えば、温度依存性や電源電圧依存性が異なってくる。本出願人は、各チップ間におけるデータ出力クロックの位相を調整する回路の特性の違いは、高速データ伝送を行うシステム、例えば、200MHz以上のクロックによって動作するシステムにおいて問題となることに気が付いた。このような半導体集積回路システムの温度や電源電圧の変化は、例えば、使用による温度上昇や、大量の電力を消費するアプリケーションの実行時などに容易に

【0006】即ち、1つの半導体集積回路システム内に様々なメーカーのICチップが混在した場合、イニシャライズ時に各チップにおけるクロック位相調整回路に対してバス長に応じた適切な遅延量を設定したとしても、システムの温度や電源電圧などの条件がイニシャライズ時から変化すると、各チップにおける遅延量の適正値にずれが生じる。各チップにおける遅延量の適正値からのずれは、各チップのクロック位相調整回路の特性(温度依存性や電圧依存性など)により異なるため、条件の変化に伴って各チップ間の遅延量が整合しなくなってくる。従って、各チップ間のクロックスキューが補償できず、システムの安定した動作が保証できなくなる場合がある。

【0007】また、たとえ、各メーカーのICチップにおけるデバイス、例えばトランジスタの温度依存性や電圧依存性などの特性を統一するように取り決めをしたとしても、広い温度範囲や電圧範囲(例えば、温度依存性で-100~+100℃)にわたって各メーカーのデバイス特性を一致させることは困難である。従ってこのよ

うな取り決めは現実的ではない。

【0008】更に、同一メーカーのICチップであったとしても、ロット間のばらつきなどにより、各ICチップの回路特性が同一であるとは限らない。

6

【0009】本発明は、上記事情に鑑みてなされたものであり、その目的とするところは、同一の半導体集積回路システム内に様々なメーカーのICチップが混在した場合や、各ICチップの回路特性(温度依存性や電圧依存性など)が異なる場合においても、安定した高速動作が可能な半導体集積回路システム、半導体集積回路、及び半導体集積回路システムの駆動方法を提供することにある。

[0010]

【課題を解決するための手段】本発明による半導体集積回路システムは、1つのマスターチップ及び複数のスレーブチップを含み、所定のクロックの制御によってデータの伝送を行う半導体集積回路システムであって、該システムは、少なくとも温度及び電源電圧のいずれかを含む該半導体集積回路システムの状態の変化を検知し、その検知結果を示す情報を生成する検知手段と、該情報を受け取り該情報に基づいて該スレーブチップから出力されるデータを伝送するためのクロックの位相を調整するクロック位相調整手段と、を含んでおり、そのことにより上記目的が達成される。

【0011】1つの実施の形態において、前記検知手段は前記マスターチップによって制御され、前記クロック位相調整手段は前記スレープチップに含まれる。

【0012】1つの実施の形態において、前記マスター チップ及び前記複数のスレーブチップは、コマンドを伝 送するコマンドバスと、該コマンドの伝送を制御するコ 30 マンドクロックを運ぶ第1のクロック線と、データを伝 送するデータバスと、該データの伝送を制御するデータ クロックを運ぶ第2のクロック線と、に接続されてお り、前記検知手段は該マスターチップに備えられてお り、該マスターチップは、更に、該検知手段が生成する 前記情報をその一部として含むコマンドを生成するコマ ンド生成手段と、該コマンドを、該コマンドクロックに 基づいて、該コマンドバスに出力するコマンド出力手段 と、を含み、該スレープチップは、該第1のクロック線 から該コマンドクロックを受け取るクロック入力手段 と、該コマンドクロックに従って、該コマンドバスから 該コマンドを受け取る入力手段と、受け取った該コマン ドに含まれる該情報を抽出する手段と、該データクロッ クに従って、該データバスに該スレープチップ内部のデ ータを出力するデータ出力手段と、該データクロックを 該第2のクロック線に出力するクロック出力手段と、を 備えており、前記クロック位相調整手段は、該コマンド クロックを受け取り、該抽出手段によって抽出された該 情報の示す半導体集積回路システムの状態の変化に基づ いて該コマンドクロックの位相を調整することにより、

行う。

データクロックを生成する。

【0013】1つの実施の形態において、前記コマンドはパケット方式で伝送され、前記コマンド生成手段は、前記情報信号及びチップIDを含むコマンドパケットを生成する。

【0014】1つの実施の形態において、前記クロック 位相調整手段は前記半導体集積回路システムの状態の変 化に基づいて選択的に用いられれる複数の遅延ユニット を有している。

【0015】1つの実施の形態において、前記複数のスレープチップの各々は前記検知手段及び前記クロック位相調整手段を備えている。

【0016】1つの実施の形態において、前記マスター チップ及び前記複数のスレーブチップには、コマンドを 伝送するコマンドバス、該コマンドの伝送を制御するコ マンドクロックを運ぶ第1のクロック線、データを伝送 するデータバス、及び該データの伝送を制御するデータ クロックを運ぶ第2のクロック線が接続されており、該 複数のスレープチップの各々は、更に、該第1のクロッ ク線から該コマンドクロックを受け取るクロック入力手 段と、該コマンドクロックに従って、該コマンドバスか ら該コマンドを受け取る入力手段と、受け取った該コマ ンドに基づいて得られた該スレーブチップ内部のデータ を、該データクロックに従って該データバスに出力する データ出力手段と、該データクロックを該第2のクロッ ク線に出力するクロック出力手段と、を備えており、前 記クロック位相調整手段は、前記検知手段から与えられ る前記情報の示す半導体集積回路システムの状態の変化 に基づいて該コマンドクロックの位相を調整することに より、該データクロックを生成する。

【0017】1つの実施の形態において、前記半導体集積回路システムは第2のクロック位相調整手段を更に含んでおり、前記第1のクロック位相調整手段及び該第2のクロック位相調整手段は、1つの動作サイクルにおいてその一方が位相の調整を行っている間、他方は次の動作サイクルのための位相調整の準備を行う。

【0018】本発明による半導体集積回路は、所定のクロックに同期して動作する半導体集積回路であって、コマンドクロックを受け取るクロック入力手段と、該コマンドクロックに従って、少なくとも温度及び電源電圧のいずれかを含む状態の変化を示す情報を含むコマンドを受け取るコマンド入力手段と、受け取った該コマンドから該情報を抽出する手段と、該抽出手段によって抽出された該情報が示す該状態の変化に基づいて、受け取った該コマンドクロックの位相を調整することにより、データクロックを生成する、クロック位相調整手段と、該データクロックに従って、該スレーブチップ内部のデータを出力するデータ出力手段と、該データクロックを出力するプロック出力手段と、を含んでおり、そのことにより上記目的が達成される。

【0019】前記半導体集積回路は第2のクロック位相 調整手段を更に含んでおり、前記第1のクロック位相調 整手段及び該第2のクロック位相調整手段は、1つの動 作サイクルにおいてその一方が位相調整を行っている 間、他方は次の動作サイクルのための位相調整の準備を

8

【0020】本発明によるい半導体集積回路は、所定の クロックに同期して動作する半導体集積回路であって、 基準クロックを入力するクロック入力手段と、電源レベ ルに対応した内部クロックを生成する同期手段であっ て、該基準クロックを受け取り、該電源レベルを変化さ せることによって該内部クロックを該基準クロックに同 期させて出力し、該内部クロックを該基準クロックに同 期させることによって決定される電源レベルを基準電圧 信号として出力する同期手段と、該基準電圧信号に基づ いて電源電圧を発生する電源発生手段と、該内部クロッ クを受け取り、該内部クロックの位相を該電源電圧に基 づいて調整することにより、出力制御クロックを出力す るクロック位相調整手段と、該出力制御クロックに従っ て該半導体集積回路内部のデータを出力するデータ出力 手段と、を含んでおり、そのことにより上記目的が達成 される。

【0021】前記基準クロックは前記半導体集積回路の動作時と待機時とでその周波数が異なってもよい。

【0022】前記基準クロックの周波数は動作時よりも待機時が小さい場合がある。

【0023】前記電源発生手段は、前記半導体集積回路の動作時に使用される第1の電源発生部と、該半導体集積回路の待機時に使用される第2の電源発生部とを含む場合がある。

【0024】本発明による半導体集積回路は、所定のク ロックに同期して動作する半導体集積回路であって、基 準クロックを入力する第1のクロック入力手段と、調整 用クロックを入力する第2のクロック入力手段と、電源 レベルに対応した内部クロックを生成する同期手段であ って、該調整用クロックを受け取り、該電源レベルを変 化させることによって該内部クロックを該調整用クロッ クに同期させ、それにより決定される電源レベルを基準 電圧信号として出力する同期手段と、該基準電圧信号に 基づいて電源電圧を発生する電源発生手段と、該基準ク ロックを受け取り、該基準クロックの位相を該電源電圧 に基づいて調整することにより、出力制御クロックを出 力するクロック位相調整手段と、該出力制御クロックに 従って該半導体集積回路内部のデータを出力するデータ 出力手段と、を含んでおり、そのことにより上記目的が 達成される。

【0025】前記第2のクロック入力手段は、前記第1 のクロック入力手段からの前記基準クロックを分周する ことにより前記調整用クロックを生成してもよい。

50 【0026】本発明による半導体集積回路システムの駆

送を制御するコマンドクロックCLKIを運ぶコマンドクロック線4、データを伝送するデータパス5、及びデータの伝送を制御するためのデータクロックCLK2を運ぶデータクロック線6に接続されている。

10

助方法は、1つのマスターチップ及び複数のスレープチップを含み、所定のクロックの制御によってデータの伝送を行う半導体集積回路システムの駆動方法であって、該駆動方法は、電源投入後、読み出し/書き込み動作を開始する前に各スレープチップにおけるデータの伝送用のクロックの初期設定を行うステップと、温度及び電源電圧の変化を検知し、その検知結果を示す情報信号を生成する検知ステップと、該情報信号に基づいて、各スレーブチップにおいて、該初期設定された該データ伝送用のクロックの位相を調整するステップと、を含んでおり、そのことにより上記目的が達成される。

【0031】図2に示されるように、マスターチップ1は、半導体集積回路システム110の状態(動作環境)の変化を検知する検知回路11と、検知回路11が生成する情報をその一部として含むコマンドを生成するコマンド生成回路12と、生成されたコマンドをコマンドクロックCLKIに基づいてコマンドバス3に出力するコマンド出力回路13とを含んでいる。

[0027]

【0032】本実施例では、半導体集積回路システム110の状態を示す量として温度及び電源電圧を用いる。 検知回路11は、半導体集積回路システムの電源電圧及 び温度の変化を検知し、その検知結果を示す情報を生成 する。また、コマンドクロック線4上のコマンドクロック クCLK1は、マスターチップ1のコマンドクロック入力回 路14に入力され、コマンド出力回路13に与えられ る。

【発明の実施の形態】図1は、本発明による半導体集積 回路システム100を模式的に示すブロック図である。 図1に示されるように、半導体集積回路システム100 は、1つのマスターチップ1及び複数のスレープチップ 2を含んでいる。マスターチップ1の制御により、各ス レーブチップ2においてデータ処理(例えば、データの 読み出し及び書き込み、演算処理など)が行われ、その 結果スレーブチップ 2 から得られるデータが、所定のク ロックCLKの制御によって伝送される。半導体集積回路 システム100は、半導体集積回路システム100の状 態(例えば、温度や電源電圧など)の変化を検知し、そ の検知結果を示す情報を生成する検知手段と、レーブチ ップ2から出力されるデータを伝送するためのクロック の位相を調整するクロック位相調整手段とを含んでい る。クロック位相調整手段は、検知手段からの検知結果 を示す情報を受け取り、この情報に基づいてクロックの 位相を調整する。

1 【0033】スレーブチップ2a及び2bの各々は、コマンドクロック線4からコマンドクロックCLKIを受け取るクロック入力回路24と、コマンドクロックCLKIに従ってコマンドバス3からコマンドを受け取るコマンド入力回路23と、受け取ったコマンドに含まれる電源電圧及び温度の変化情報を抽出する抽出回路21と、データクロックCLK2を生成するクロック位相調整回路22と、データクロックCLK2を完成ってデータバス5にスレーブデータクロックCLK2をデータクロックは力回路25と、データクロックCLK2をデータクロック線6に出力するデータクロックH力回路26とを備えている。クロック位相調整回路22は、コマンドクロックCLK1を受け取り、抽出回路21によって抽出された情報が示す半導体集積回路システム110の状態の変化に基づいてコマンドクロックCLK1の位相を調整することにより、データクロック

【0028】このような検知手段はマスターチップ1によって制御することができる。例えば、マスターチップ1に検知手段を設け、各スレーブチップ2にクロック位相調整手段を設ける。マスターチップ1に設けられる検知手段は、マスターチップ1の内部に設けることも、或いは、マスターチップ1に外付けで設けてマスターチップ1にその検知結果を与える構成とすることもできる。或いは、検知手段は各スレーブチップ2に設けてもよい。

【0034】次に、半導体集積回路システム110におけるマスターチップ1及びスレーブチップ2(2a及び2b)の動作を詳しく説明する。

CLK2を生成する。

【0029】以下、図面を参照しながら本発明の実施の 形態をより具体的に説明する。 【0035】図2に示されるように、マスターチップ1 は、コマンドクロックCLK1の制御によってコマンドバス 3にコマンドを出力する。第1及び第2のスレーブチップ2a及び2bの各々は、コマンドクロック線4からコマンドクロック入力回路24に与えられるコマンドクロックCLK1のタイミングに従って、コマンドバス3を介して転送されるコマンドをコマンド入力回路23で受け取る。このコマンドによりスレーブチップの動作が決定される。

【0030】(実施の形態1)図2は、第1の実施の形態による半導体集積回路システム110を示すプロック図である。本実施の形態では、半導体集積回路システム110が複数のスレープチップ2として第1及び第2のスレープチップ2a及び2bを含む場合を説明する。図2に示されるように、半導体集積回路システム110は、マスターチップ1、第1スレーブのチップ2a、及び第2スレーブのチップ2bを備えている。マスターチップ1及び第1及び第2のスレープチップ2a及び2bは、コマンドを伝送するコマンドバス3、コマンドの伝50

【0036】第1及び第2のスレープチップ2a及び2bは、マスターチップ1からの距離(バス長)が異なる。そこで、各々のクロック位相調整回路22により、

12

入力されたコマンドクロックCLK1を遅延させることによ ってデータ出力のタイミングを調整する。即ち、コマン ドクロックを遅延させる(位相を調整する)ことによっ てデータ伝送用のクロックCLK2を生成する。このデータ クロックCLK2によって各スレープチップ2からデータを 出力することにより、各スレープチップ2からのデータ がマスターチップ1に届くタイミングを合わせている。 すなわち、各スレープチップ2のデータ出力回路25 は、スレーブチップ2のマスターチップからの距離に応 じてタイミング調整されたデータクロックCLK2によって データを出力する。更に、データ出力回路25からデー タをデータバス5に出力すると同時に、クロック出力回 路26からデータの出力に用いたデータクロックCLK2を データクロック線6に出力することにより、データとそ れを取り込むタイミングを決定するデータクロックCLK2 とをその時間関係がずれることなくマスターチップ1に 到着させることができる。

【0037】このような各スレーブチップ2のバス長(マスターチップ1からの距離)に応じたクロック位相調整回路22の遅延量の設定は、半導体集積回路システム110のイニシャライズ時(電源投入後、読み出し/書き込み動作を開始する前)に、各スレーブチップ2対して行われる。

【0038】しかし、半導体集積回路システム110が 複数のスレーブチップ2を含んでおり、上述のようにシ ステムの状態(温度や電源電圧)の変化に対する各スレ ープチップ2のクロック位相調整回路22の特性が異な る場合、イニシャライズ時からのシステムの状態の変化 に応じて各クロック位相調整回路22の設定をやり直す 必要がある。

【0039】本実施の形態において、電源電圧及び温度変化を検知する検知回路11はマスターチップ1に備えられている。検知回路11で検知された電源電圧及び温度の変化は、状態の変化の情報としてコマンド生成回路12は、後述するように、状態の変化の情報を含んだコマンドを生成してコマンド出力回路13に与える。コマンド出力回路13は、コマンドクロック入力回路14から与えられるコマンドクロックCLKIに従ってコマンドバス3にコマンドを出力する。出力されたコマンドは、コマンドバス3を介40して第1及び第2のスレープチップ2a及び2bに転送される。尚、コマンドクロックCLKIはコマンドクロック線4によって各チップに伝送される。

【0040】コマンドクロック線4上のコマンドクロックCLKIは、各スレープチップ2のコマンドクロック入力回路24によって受け取られる。コマンドバス3上のコマンドは、コマンドクロック入力回路24から与えられるコマンドクロックCLKIのタイミングに制御された各スレープチップ2のコマンド入力回路23によって受け取られる。受け取られたコマンドは抽出回路21に与えら

れる。抽出回路21はコマンドに含まれる電源電圧及び 温度変化の情報を抽出する。抽出された電源電圧及び温度の変化の情報はクロック位相調整回路22は、この変化の情報に基づいてコマンドクロックのCLK1の遅延量を再設定することにより、位相調整されたデータクロックCLK2を出力する。このデータクロックCLK2はデータクロック出力回路26に与えられる。データ出力回路25は、システムの状態の変化に基づいて位相調整されたデータクロックCLK2に従ってスレーブチップ2内のデータをデータバス5に出力する。

【0041】図3は、図2に示す半導体集積回路システム110の動作の一例として、スレープチップ2のメモリからデータを読み出す読み出し動作のタイミングを模式的に示している。この場合、コマンドは、上記の変化の情報とスレープチップ2の読み出しアドレスとを含んでおり、図3に示されるように、コマンドクロックCLK1に同期してパケット方式で送られる。コマンドの実行(読み出し処理)によって得られるデータは、このコマンドの実行に要する所定の処理時間の後に得られる。また、コマンドの実行により、各スレープチップ2において所定の演算処理が実行される場合も同様である。

【0042】図4は、初期設定(イニシャライズ)から 読み出し/書き込み動作までの半導体集積回路システム 110の動作の一例を示すタイミングチャートである。 初期設定においては、まず、全てのチップの初期化を行 う。チップの初期化としては、例えば、チップ内部のレ ジスタ回路のリセットや内部電源の立ち上げなどがあ る。各チップの初期化が終了した後、各スレープチップ 2におけるクロック位相調整回路22の設定を行う。例 えば、まず第1のスレープチップ2a(図2)のクロッ ク位相調整回路22における遅延量を設定する。このよ うな設定は、従来のSLDRAMの場合と同様、マスタ ーチップ1(コントローラ)と各スレーブチップ2aと のデータのやり取りを介して行われる。例えば、コマン ドクロックCLK1とスレーブチップ2aを介してマスター チップ1に入力されてきたデータ転送クロックCLK2との 位相を比較することによって、スレーブチップ2aにお けるクロックの位相調整を行うことができる。スレープ チップ2aの位相調整が終了した後、同様にして、第2 のスレープチップ2bにおけるクロック位相調整回路2 2の遅延量の設定を行う。尚、図4においては、スレー プチップ2が2個の場合を示していいるが、スレープチ ップ2の数はこれに限られず、更に多くのスレープチッ プ2を含む場合にも、同様に順に各クロック位相調整回 路の設定を行うことができる。

【0043】このようにして各チップに対する初期設定が終了すると、読み出し/書き込み動作などの通常の処理動作を行う。読み出し/書き込み動作に入ってから

50 は、読み出し/書き込み動作の各サイクルにおいて、ス

レーブチップ2のクロック位相調整回路22の再設定を行う。即ち、各読み出し/書き込み動作毎に、各スレープチップ2ではシステムの状態の変化に応じてデータクロックCLK2の位相の再調整が行われる。

【0044】このように、読み出し/書き込み動作の各サイクル毎にクロック位相調整回路22の再設定を行うことにより、半導体集積回路システム110の状態の急な変化(例えば電源電圧のドロップなど)が生じた場合にも迅速に対応し、システムの正確で安定な動作を実現することができる。このような調整は、例えば、電力消10費の大きいアプリケーションの実行時などに有効である。

【0045】図5は、8ビットのコマンドバスC0~C7 によってパケット形式で伝送されるコマンドの構成の一 例を模式的に示している。図5は、読み出し/書き込み 動作を行わせるコマンドのコマンドパケットを示してい る。図5に示されるように、各コマンドパケットにおい て、コマンドクロックの1サイクル目はチップの I D情 報 (IDO~ID7) であり、そのコマンドが与えられるスレ ープチップが指定される。2サイクル目の4ビット(コ マンドバス C0~ C3) が半導体集積回路システム 1 1 0 の状態の変化の情報に割り当てられ、温度や電源電圧の 変動の情報を示すコマンド(TV0~TV3)となっている。 すなわち、読み出し/書き込み動作の各サイクルにおい て、スレープチップ2の指定を行った後に温度や電源電 圧の変動の情報を送ることにより、その読み出し/書き 込み動作を行う前に対応するスレーブチップ2のクロッ ク位相調整回路22の再設定が行われる。

【0046】図6は、半導体集積回路システム110における初期設定から読み出し/書き込み動作までの動作 30 のもう1つの例を示すタイミングチャートである。初期設定における動作は図4に示した例と同じである。図6に示す例では、読み出し/書き込み動作に入った後は、各スレーブチップ2のクロック位相調整回路22の再設定は読み出し/書き込み動作の各サイクルでは行なわれず、読み出し/書き込み動作のある時間単位毎に行われる。この場合、所定の時間周期でスレーブチップ2におけるクロック位相調整回路22の再設定を行わせるコマンドを出力すればよい。また、特に図示していないが、クロック位相調整回路22の再設定は各スレーブチップ402毎に再設定を行うことも、或いは全スレーブチップ2に対して一括して再設定を行うこともできる。

【0047】このような所定の時間周期で位相の再調整を行う場合は、読み出し/書き込み動作の各サイクルでの位相調整を行わない分、読み出し/書き込み動作の効率を向上することができる。また、コマンドの各パケットが短くなるという利点がある。

【0048】次に、マスターチップ1における、半導体 集積回路システム110の状態の変化の情報を含むコマ ンドの生成についてより詳しく説明する。 14

【0049】図7は本実施の形態における検知回路11 の構成の一例を示している。図7に示すように、検知回 路11は、温度検知回路11a、電圧検知回路11b及 び基準電圧発生回路11cを備えている。基準電圧発生 回路11cは、半導体集積回路システム100の温度及 び電源電圧に依存せずに所定の基準電圧を発生する。基 準電圧発生回路11cは、従来の技術により構成するこ とができ、例えば、US特許第5,448,159号に記載の"RE FERENCE VOLTAGE GENERATOR"を用いることができる。温 度検知回路11aは、PLLをその内部に備えており、 温度の変化によってPLLに含まれる電圧制御発振器の 出力VCOが変化することを利用している。即ち、VC 〇と、基準電圧発生回路11cから与えられる基準電圧 Vrefを分圧した値VR1~VR3とを比較回路L1~ し3で比較し、その差を求めることにより温度変化を検 知している。検知結果は温度変化検知信号T1~T3と して比較回路L1~L3から出力される。

【0050】また、電圧検知回路11 bは、システムの電源電圧 $V_{DD}$ を抵抗素子で分圧した電圧値 $V_{CMP}$ と、基準電圧発生回路11 c から与えられる基準電圧 $V_{ref}$ を分圧した値 $VR1\sim VR3$  とを比較回路 $R1\sim R3$  で比較し、その差を求めることにより電源電圧の変化を検知している。検知結果は電源電圧変化検知信号 $V1\sim V3$  として比較回路 $R1\sim R3$  から出力される。

【0051】尚、温度変化検知信号T1~T3及び電源電圧変化検知信号V1~V3は後述のようにディジタル信号である。

【0052】図8は本実施の形態におけるコマンド生成回路12の構成の一例を示している。図8に示すように、コマンド生成回路12は温度側コマンド生成回路12a及び電圧側コマンド生成回路12bを備えている。図8に示すように、温度側コマンド生成回路12aは温度変化検知信号T1~T3を受け取り、これらをエンコードすることによって、2ビットの温度変化情報のコマンド(TV0及びTV1)を出力する。図9(a)に温度側コマンド生成回路12aによるエンコードの一例を示す。図9(a)に示すように、温度変化情報のコマンド(TV0及びTV1)の各ビットの値に従って温度定値が定められる。各スレーブチップ2においては、このコマンドによって定まる温度設定に基づいてクロック位相調整回路22の遅延量が再調整される。

【0053】同様に、図8に示すように、電圧側コマンド生成回路12bは電源電圧変化検知信号V1~V3を受け取り、これらをエンコードすることによって、2ビットの電圧変化情報のコマンド(TV2及びTV3)を出力する。図9(b)に電圧側コマンド生成回路12bによるエンコードの一例を示す。図9(b)に示すように、電圧変化情報のコマンド(TV2及びTV3)の各ビットの値に従って電圧設定値が定められている。各ス50レープチップ2においては、このコマンドによって定ま

る電圧設定に基づいてクロック位相調整回路 2 2 の遅延 量が再調整される。

【0054】次に、各スレーブチップ2におけるコマンドからの状態の変化の情報の抽出と、抽出された情報に基づくクロックの位相調整についてより詳しく説明する。

【0055】図10は、図2に示す半導体集積回路システム110の各スレープチップ2における抽出回路21の詳細な回路構成を示す図である。図10に示すように、抽出回路21は、コマンド入力回路23から与えられるコマンド(TV0~TV3)をラッチするラッチ回路42(42a~42d)と、温度や電源電圧の変動を示す情報を抽出する情報抽出部43(43a~43p)とを備えている。

【0056】温度や電源電圧の変動を示す変化情報のコマンドTV0~TV3は、抽出回路21内部のコマンドバス41(本実施の形態では4ビットとしている)からラッチ回路42に与えられる。ラッチ回路42は各ビットに対応するラッチ部42a~42dを備えており、各ラッチ部はラッチ回路制御信号51によって制御される。ラッチ部42a~42dからの出力52a~52d及びその相補の出力53a~53dは、情報抽出部43に与えられる。情報抽出部43は、ラッチされた4ビットのコマンドTV0~TV3をデコーダ部43a~43pを用いてデコードし、温度や電源電圧の変動に応じた16通りの設定値に対応する調整信号54a~54pを出力する。抽出回路21で得られた調整信号54(54a~54p)は、クロック位相調整回路22に与えられる。

【0057】本実施の形態では、上述のように、4ビットのコマンドTV0~TV3によって温度変動(2ビット)及び電源電圧変動(2ビット)の情報が運ばれる。従って、4通りの温度条件及び4通りの電圧条件で合計16通りの設定を行うことができる。尚、本発明はこの例に限られず、コマンドのビット数は必要に応じて定めることができる。

【0058】図11は、図2に示す半導体集積回路システム110の各スレープチップ2におけるクロック位相調整回路22の詳細な回路構成を示す図である。図11に示すように、クロック位相調整回路22は、遅延量設定回路61、クロック信号入力切替え回路62、及びクロック遅延回路63を備えている。

【0059】クロック遅延回路63は複数の遅延回路63a~63pを含んでいる。遅延回路63a~63pの各々には、システムの温度や電圧の条件に応じた遅延量が設定されている。例えば、遅延回路63aには基準となる遅延量を設定して標準条件用の遅延回路とする。同様に、例えば、遅延回路63bは常温・低電圧用、遅延回路63cは常温・高電圧用、遅延回路63cは常温・高電圧用、遅延回路63cは常温・高電圧用、遅延回路63cは常温・高電圧用、遅延回路63cは常温・高電圧用、遅延回路63cは高温・基準電圧用などとすることができる。本実施の形態で

は、抽出回路 21 から与えられる 16 通りの出力信号 5 4に対応して、クロック遅延回路 63 に 16 通りの遅延 鼠(遅延回路 63 a  $\sim 63$  p)を設定できるようにしている。また、クロック信号入力切替え回路 62 には、抽出回路 21 から出力される調整信号 54 (54 a  $\sim 54$  p) が入力される。

【0060】遅延量設定回路61には、上述の初期設定において、マスターチップ1からスレープチップ2に与えられる初期設定信号が遅延量設定信号入力端子60を介して入力される。遅延量設定回路61には、この初期設定信号に従った所定の遅延量が設定(記憶)される。クロック位相調整回路22は、遅延量設定回路61に記憶された所定の遅延量に従って遅延回路63a~63pのいずれかの遅延回路(例えば標準条件用遅延回路63a)を用いることにより、クロック入力端子65から入力されたクロック信号(コマンドクロックCLKI)を所定量だけ遅延させる。そして、遅延されたコマンドクロックCLKIを位相調整されたクロック信号(データクロックCLKI)として遅延クロック出力端子66から出力する。

【0061】クロック遅延回路において使用される遅延回路 $63a\sim63p$ の選択は、クロック信号入力切替え回路62によって行われる。クロック信号入力切替え回路62はスイッチング素子 $62a\sim62p$ を備えており、調整信号 $54(54a\sim54p)$ に従って、遅延回路 $63a\sim63p$ のいずれかを選択し、選択した遅延回路にクロック信号を入力させる。ここで、遅延回路 $63a\sim63p$ の各々は、調整信号54によって定まる各条件(温度、電圧など)に対応した遅延量を有している。

【0062】このように、マスターチップ1から、半導体集積回路システム110の状態の変化、即ち温度や電源電圧などの条件の変化を示す情報がコマンドVT0~VT3によってスレーブチップ2に与えられる。各スレーブチップ2では、抽出回路21によって与えられたコマンドから変化の情報を抽出(デコード)し、その抽出した情報に基づいてクロック位相調整回路22の遅延回路63a~63pの切替えを行い、条件の変化に従ってクロック信号の遅延量が再設定される。このことにより、半導体集積回路システム110の状態の変化による各スレーブチップ2間のクロック信号の変動をおさえ、システムの安定した動作を実現することができる。

【0063】尚、クロック位相調整回路22においては、クロック信号入力切替え回路62をクロック遅延回路63の前段(入力側)に設けることにより、遅延回路63a~63pのいずれかを選択的に用いている。或いは、このような切替え回路をクロック遅延回路63の後段に設け、クロック遅延回路63の出力側において所定の遅延量を有するクロックを選択的に出力してもよい。また、信号が入力されない遅延回路の出力を確実にハイインピーダンスとするため、クロック遅延回路63の入50力側だけでなく出力側にも切替え回路を設けることもで

きる。

【0064】また、本実施の形態においては、半導体集 積回路システム110の状態の変化を示す条件として温 度及び電源電圧のみについて示しているが、他のプロセ スの変動や、温度及び電源電圧のいずれか、或いはこれ らの組み合わせなどを用いることもできる。

【0065】次に、クロック位相調整回路22の他の構成例を説明する。

【0066】図12は、図2に示す半導体集積回路システム110の各スレープチップ2におけるクロック位相調整回路22の回路構成の別の例(クロック位相調整回路22、)を示す図である。図12に示すように、クロック位相調整回路22、は、遅延量設定回路70、クロック信号入力切替え回路62、クロック遅延回路63、及び出力側クロック経路切替え回路74を備えている。遅延量設定回路70は、カウント量設定回路71、比較回路72、及びカウンタ回路73を備えている。尚、上述のクロック位相調整回路22と同様の構成要素には同じ参照符号を付し、詳細な説明は省略する。

【0067】クロック位相調整回路22、の動作は、基本的には上述のクロック位相調整回路22(図11)と同様である。図12に示すクロック位相調整回路22、は入力されるクロック(コマンドクロックCLKI)がクロック遅延回路63を通る回数を制御することによって遅延時間の設定を行っており、このことによりクロック遅延回路63の物理的な大きさを小さくすることができる。具体的には以下の通りである。

【0068】遅延量設定回路70は、初期設定時においてマスターチップ1から遅延量設定信号入力端子60に与えられる遅延量設定信号に従って、設定すべき遅延量30に対応する所定のカウント値をカウント量設定回路71に設定(記億)する。カウンタ回路73は入力されるクロックの回数をカウントする。比較回路72は、カウンタ回路73のカウント数とカウント量設定回路71のカウント設定値とを比較し、カウント設定値にカウント数が一致すると所定のクロック経路切替え信号75を出力側クロック経路切替え回路74に出力する。

【0069】出力側クロック経路切替え回路74は、クロック経路切替え信号75の制御により、カウンタ回路73のカウント数がカウント量設定回路71に設定され 40たカウント設定値に一致した場合にのみ、遅延クロック出力端子66からデータクロックCLK2を出力する。

【0070】クロック遅延回路63において使用する遅延回路63a~63pの選択は、上述の例と同様に、クロック信号入力切替え回路62によって行われる。選択された遅延回路63a~63pのいずれかの出力は、所定のカウント設定値までのカウントが行われた後、出力側クロック経路切替え回路74を介してデータクロックCLK2として出力される。このような構成をとることにより、クロック遅延回路63の各遅延回路の段数を少なく50

18 できるため、クロック遅延回路63の回路規模を小さく することができる。

【0071】次に、図2に示す半導体集積回路システム 110のスレープチップ2におけるクロック位相調整回 路22の回路構成のまた別の例を説明する。

【0072】図13は、クロック位相調整回路22"の構成を示す図である。図13に示すように、クロック位相調整回路22"は、第1のクロック位相調整ユニット22a、第2のクロック位相調整ユニット22b、及び出力切替え回路78を備えている。第1及び第2のクロック位相調整ユニット22a及び22bの各々の構成及び動作は上述のクロック位相調整回路22(図11)と同様である。上述のクロック位相調整回路22と同様の構成要素には同じ参照符号を付し、詳細な説明は省略する

【0073】図13に示されるように、第1のクロック位相調整ユニット22aの第1の遅延量設定信号入力端子60aと第2のクロック位相調整ユニット22bの第2の遅延量設定信号入力端子60bとには、初期設定時に所定の遅延量を設定(記憶)するための初期設定信号が与えられる。また、第1のクロック位相調整ユニット22aの第1のクロック入力端子65aと第2のクロック人力端子65bとには、コマンドクロックCLKIが与えられる。第1及び第2のクロック位相調整ユニット22a及び22bの内部における動作は上述のクロック位相調整回路22と同様である。

【0074】クロック位相調整回路22"は2つの位相 調整ユニット22a及び22bを含んでおり、それらが 交互に用いられる。第1及び第2のクロック位相調整ユニット22a及び22bから出力されるクロック(デー タクロックCLK2)は、出力切替え回路78によって交互 に出力される。

【0075】例えば、上述のように、読み出し/書き込み動作の各サイクルにおいてクロックの位相調整を行う場合には、第1及び第2のクロック位相調整ユニット22a及び22bを交互に用い、一方のユニットの遅延量を調整している間、他方のユニットを用いることができる。

【0076】尚、2つのクロック位相調整ユニットは、必ずしも交互に用いる必要はなく、所定期間どちらか一方のクロック位相調整ユニットがデータクロックCLK2を出力し続けてもよい。クロック位相調整回路22"の構成によれば、クロックの遅延量の再設定を行う場合にクロックの遅延動作がとぎれるのを防ぐことができる。すなわち、一方のクロック位相調整ユニットの遅延量を設定している間、他方のクロック位相調整ユニットが動作するため、遅延動作(位相調整動作)を間断なく行うことができる。

0 【0077】(実施の形態2)上述の実施の形態1によ

る半導体集積回路システム110においては、マスターチップ1側で動作環境の変化を検知し、各スレープチップ2は、マスターチップ1から与えられるコマンドに基づいてデータクロック(即ち、各スレープチップからのデータ出力クロック)の位相をシステムの状態の変化に応じて調整していた。

【0078】本実施の形態においては、各スレーブチップ(各半導体集積回路)に動作環境の変化を検知する回路が設けられている場合を説明する。本実施の形態による半導体集積回路は、マスターチップとの位置関係に応じてデータ出力のタイミングを決定するデータ出力クロックの位相を調整する回路を備え、更に、データ出力クロックの位相を調整する回路の動作が動作環境(例えば、温度や電源電圧などの条件)の変化により変動するのを防ぐ回路を備えている。

【0079】以下、図面を参照しながらより具体的に説明する。

【0080】図14は、本発明の第2の実施の形態による半導体集積回路(スレーブチップ)200の構成を模式的に示すプロック図である。図14に示すように、半導体集積回路200は、外部から与えられるクロックを受け取るクロック入力回路201、動作環境の変化を検知する検知回路202、出力クロック位相調整回路用の電源回路203(以下、単に電源回路203とする)、出力クロック位相調整回路204、クロック出力回路205、及びデータ出力回路206を備えている。

【0081】図14に示すように、半導体集積回路200の外部、例えばマスターチップから与えられるクロックCLK1は、半導体集積回路200のクロック入力回路201に入力される。クロック入力回路201は入力されたクロックCLK1を基準クロック210として出力クロック位相制御回路204に出力する。検知回路202は温度や電圧の変化を検知して、その変化を反映させた基準電圧212を電源回路203に出力する。電源回路203は入力される基準電圧212に従ってクロック位相調整回路用の電源電位213を出力する。

【0082】出力クロック位相調整回路204は、クロック入力回路201から与えられる基準クロック210の位相を電源回路203から与えられる電源電位213に従って所定の値(遅延量)だけずらし、出力制御クロック214としてクロック出力回路205に出力する。クロック出力回路205は出力制御クロック214をデータ出力回路206に出力すると同時に、データ出力回路206から出力されるデータのストローブ信号(クロックCLK2)として、出力制御クロック214を出力データに合わせて半導体集積回路200の外部にも出力する。

【0083】検知回路202は例えばPLL回路によって構成できる。以下、検知回路202がPLL回路である場合についてより具体的に説明する。

【0084】図15は、検知回路202がPLL回路である場合の半導体集積回路200の構成を示している。図15に示すように、半導体集積回路200の外部、例えばマスターチップから与えられるクロックCLKIは、半導体集積回路200のクロック入力回路201に入力される。クロック入力回路201は、入力されたクロックCLKIを基準クロック210として検知回路202に出力する。

【0085】検知回路(PLL)202は内部クロックを生成するVCOを備えており、入力された基準クロック210に内部クロック211を同期させるようにVCOの電位を変化させる。そして、検知回路202は、基準クロック210に内部クロック211を同期させた時のVCOの電位を、基準電圧212として電源回路203に与える。電源回路203は、入力される基準電圧212に基づいて、クロック位相調整回路用の電源電位213を出力する。

【0086】また、検知回路202は、基準クロック210に同期させた内部クロック211(即ち、基準クロック210及び内部クロック211の位相は等しい)を出力クロック位相調整回路204に与える。出力クロック位相調整回路204に与える。出力クロック位相調整回路204は、入力された内部クロック211を所定の値(遅延量)だけ位相をずらし、出力制御クロック214としてクロック出力回路205に出力する。クロック出力回路205は、出力制御クロック214をデータ出力回路206に出力する。

【0087】データ出力回路206は、与えられる出力制御クロック214に従って、半導体集積回路200内部のデータを出力する。半導体集積回路200内部のデータは、例えばメモリから読み出されたデータや所定の演算処理の結果などである。また、データ出力回路206から出力されるデータに合わせて、クロック出力回路205は出力制御クロック214を出力データのストローブ信号として出力する。

【0088】ここで、温度や電源電圧等、半導体集積回路200の動作環境が変動した場合、出力クロック位相調整回路204の動作はそれに応じて変動することになる。本実施の形態においては、このような出力クロック位相調整回路204の動作の変動を防ぐために電源回路203を用いている。すなわち、温度や電源電圧等が変動した場合、検知回路202は、外部から入力される基準クロック210の位相と内部クロック211の位相とを合わせるために検知回路202内部のVCOの電位を変化させる。電源回路203はVCOの電位(基準電圧212)をその動作の基準電圧としているため、電源回路203から出力される出力クロック位相調整回路用の電源電位213は基準電圧212の変化に従って変化する。電源電位213が変化することにより、出力クロック位相調整回路204の動作の変動が抑えられる。

○ 【0089】図16に半導体集積回路200に入力され

るクロックの波形を示す。図16に示すように、入力クロックの周波数は、動作時よりも待機時のほうが低くなっている。入力クロックの周波数をこのように設定することにより、待機時における半導体集積回路200の消費電流を抑えることができる。

【0090】図17は、出力クロック位相調整回路用の 電源回路203の回路構成の一例を示す。図17に示す ように、電源回路203は、基準電圧212の変化に応 じた電源電位213を発生させる。

【0091】また、半導体集積回路200の消費電力を低減するため、電源回路203が動作時用電源回路と待機時用電源回路との2つを備えるように構成することもできる。動作時用の電源回路としては、応答速度が速く消費電力が大きいものを用いる。一方、待機時用の電源回路としては、応答速度が遅く消費電力が小さいものを用いる。電源回路203をこのように構成することにより、動作時における高速な動作を維持しつつ待機時における消費電力を低減することができる。

【0092】また、図15に示す半導体集積回路200における消費電力を低減するため、クロックの分周回路を設けることもできる。例えば、図15において、出力クロック位相調整回路204に対してはクロック入力回路から出力される基準クロック210をそのまま内部クロック211として与え、検知回路202に対しては、分周回路によって分周した分周クロックを入力する。

【0093】図18に、入力クロック及び分周クロックのタイミングチャートを示す。図18に示されるように、分周クロックの周波数は入力クロックの周波数よりも低くなり、電源回路203においては低周波数で電圧設定が行えるため、それだけ消費電力を低減することができる。

【0094】図19は、本実施形態によるもう1つの半導体集積回路300の構成を示すプロック図である。図19に示すように、半導体集積回路300は、第1のクロック入力回路201及び第2のクロック入力回路301を有している。その他の構成は図15に示す半導体集積回路200と同様であり、同様の構成要素には同じ参照符号を付して詳細な説明は省略する。

【0095】第1のクロック入力回路201には、マスターチップなどから与えられるクロックCLK1が入力され 40る。第1のクロック入力回路に入力されたクロックCLK1は、基準クロック210として出力クロック位相調製回路204に与えられる。第2のクロック入力回路301は、温度/電圧調整クロック入力回路であり、温度や電圧変化など、動作環境の変化に伴うクロックの位相調整用のクロックCLK3が入力される。

【0096】図20は半導体集積回路300における入力クロックCLK1及び温度/電圧調整クロックCLK3のタイミングチャートを示している。図20に示されるように、温度/電圧調整クロックCLK3の周波数は入力クロッ

クCLK1の周波数よりも低い。従って、電源回路203に おいては低周波数で電圧設定が行えるため、それだけ消 費電力を低減することができる。また、このように2種 類のクロック入力回路を設けることにより、図16に示 すように入力クロックCLK1の周波数を動作時と待機時と

22

すように入力クロックCLK1の周波数を動作時と待機時と で変更する必要がなくなり、動作時及び待機時の切替え 時の制御が簡便になる。

【0097】尚、以上の説明では、検知回路202がPLL回路であるとしてクロックの位相調整を行う場合を説明したが、検知回路202として、PLL回路のかわりに同様の動作をする回路(例えばDLL回路など)を用いることもできる。

#### [0098]

【発明の効果】上述のように、本発明による半導体集積回路システムによれば、各スレープチップのクロック位相調整回路を、温度や電源電圧などの動作環境の変化を検知する検知回路の出力する情報に基づいて再設定することができるため、動作環境が変化した場合においても各スレーブチップの位相調整回路を安定に動作させることができる。従って、同一の半導体集積回路システム内に様々なメーカーのICチップが混在した場合や、各ICチップの回路特性(温度依存性や電圧依存性など)が異なる場合においても、安定した高速動作が可能な半導体集積回路システム、半導体集積回路、及び半導体集積回路システムの駆動方法を提供することができる。

### 【図面の簡単な説明】

【図1】本発明による半導体集積回路システムを模式的 に示すプロック図である。

【図2】本発明の第1の実施の形態による半導体集積回 の 路システムを模式的に示すプロック図である。

【図3】本発明の第1の実施の形態におけるデータ出力のタイミングを示す図である。

【図4】本発明の第1の実施の形態によるクロック位相 調整回路の再調整のタイミングの一例を示す図である。

【図5】本発明の第1の実施の形態におけるコマンドパケットの例を示す図である。

【図6】本発明の第1の実施の形態によるクロック位相 調整回路の再調整のタイミングのもう1つの例を示す図 である。

7 【図7】本発明の第1の実施の形態による検知回路の構成例を示す図である。

【図8】本発明の第1の実施の形態によるコマンド生成 回路の構成例を示す図である。

【図9】(a)及び(b)は、コマンド生成回路によるエンコードの一例を示す図である。

【図10】本発明の第1の実施の形態による抽出回路の 構成例を示す図である。

【図11】本発明の第1の実施の形態によるクロック位相調整回路の構成の一例を示す図である。

0 【図12】本発明の第1の実施の形態によるクロック位

相調整回路の構成のもう1つの例を示す図である。

【図13】本発明の第1の実施の形態によるクロック位 相調整回路の構成のまた別の例を示す図である。

【図14】本発明の第2の実施の形態による半導体集積 回路のプロック図である。

【図15】本発明の第2の実施の形態による半導体集積 回路において検知回路をPLLで構成した場合ののプロック図である。

【図16】本発明の第2の実施の形態における入力クロックの波形を示す図である。

【図17】本発明の実施の形態において用いられるクロック位相調整回路用の電源回路の構成の一例を示す図である。

【図18】入力クロック及び分周クロックの波形を示す 図である。


【図19】本発明の第2の実施の形態による半導体集積 回路のプロック図である。

【図20】入力クロック及び温度電圧調整クロックの波形を示す図である。

## 【符号の説明】


- 1 マスターチップ
- 2 スレープチップ
- 3 コマンドバス
- 4 コマンドクロック線
- 5 データバス
- 6 データクロック線
- 11 検知回路
- 12 コマンド生成回路
- 0 13 コマンド出力回路
  - 14 コマンドクロック入力回路
  - 15 データ入力回路
  - 16 データクロック入力回路
  - 21 抽出回路
  - 22 クロック位相調整回路
  - 23 コマンド入力回路
  - 24 コマンドクロック入力回路
  - 25 データ出力回路
  - 26 データクロック出力回路

【図1】




【図3】


【図17】




【図2】



[図4]




【図5】





t


【図6】




【図7】











入力 2022 (図 1 8 )

A力 2022 (図 1 8 )

【図12】




【図13】




【図20】

CLK3

【図14】



【図15】



【図19】

